Started on	Wednesday, 24 May 2023, 10:00 PM
State	Finished
Completed on	Wednesday, 24 May 2023, 10:03 PM
Time taken	3 mins 1 sec
Grade	**4.00** out of 5.00 (**80**%)

Question 1

Correct

Mark 1.00 out of 1.00

Un bloc pentru comunicație serială asincronă (*Universal Asynchronous Receiver Transmitter* - UART)

- a. poate fi implementat într-un FPGA ✔
- b. realizează comunicația pe două linii, etichetate SCL (*serial clock*) și SDA (*serial data*)
- c. este un circuit secvențial ✔
- d. este un circuit combinațional, deoarece nu are ceas

Your answer is correct.

The correct answers are:
poate fi implementat într-un FPGA,

este un circuit secvențial

Question 2

Correct

Mark 1.00 out of 1.00

O memorie SRAM (*Static Random Access Memory*) implementată în tehnologie CMOS

- a. are nevoie de cicluri de reîmprospătare (*refresh*) pentru a compensa curenții de scurgere din cadrul celulelor de memorie
- b. poate avea o interfață serială sincronă ✔
- c. are caracter static, adică reține datele chiar și după oprirea alimentării
- d. poate avea o interfață paralelă asincronă ✔

Your answer is correct.

The correct answers are:
poate avea o interfață paralelă asincronă,

poate avea o interfață serială sincronă

Question 3

Correct

Mark 1.00 out of 1.00

Fie o interfață tip SPI (*Serial Peripheral Interface*) a unui microcontroler ce coordonează comunicația.

a. Prin interfața SPI se realizează comunicația paralelă sincronă

b. Pe interfața SPI se pot conecta mai multe dispozitive periferice, având linii de selecție individuale ✔

c. Prin interfața SPI se realizează comunicația serială asincronă

d. Prin interfața SPI se realizează comunicația serială sincronă ✔

e. Pe interfața SPI se poate conecta un singur dispozitiv periferic

Your answer is correct.

The correct answers are:
Prin interfața SPI se realizează comunicația serială sincronă,

Pe interfața SPI se pot conecta mai multe dispozitive periferice, având linii de selecție individuale

Question 4

Partially correct

Mark 0.50 out of 1.00

O memorie tip EEPROM (*Electrically Eraseable Read-Only Memory*)

a. poate avea o interfață serială sincronă ✔

b. permite scrierea unor date noi doar după ștergerea unei pagini întregi ✖

c. are caracter volatil, adică datele memorate se pierd la oprirea alimentării

d. poate avea o interfață paralelă asincronă ✔

Your answer is partially correct.

You have selected too many options.
The correct answers are:
poate avea o interfață paralelă asincronă

,
poate avea o interfață serială sincronă

Question 5

Partially correct

Mark 0.50 out of 1.00

Implementarea circuitelor digitale în bandă de asamblare (*pipeline*) are următoarele avantaje față de implementarea logicii într-un singur etaj combinațional

- a. posibilitatea obținerii unui timp de răspuns redus (*latency* mai mic)
- b. posibilitatea obținerii unui consum energetic mai redus ✔
- c. posibilitatea obținerii unei performanțe computaționale superioare (*throughput* mai mare) ✔
- d. posibilitatea utilizării unei perioade mai mari a semnalului de ceas ✖
- e. implementarea ocupă o arie mai mică pe circuitul integrat

Your answer is partially correct.

You have selected too many options.
The correct answers are:
posibilitatea obținerii unei performanțe computaționale superioare (*throughput* mai mare),

posibilitatea obținerii unui consum energetic mai redus